PATENT ABSTRACTS OF JAPAN

(11)Publication number: 07-245382 (43)Date of publication of application: 19.09.1995

(51)Int.CI. H01L 27/12
H01L 21/02
H01L 21/20

07.03.1994

HO1L 29/861

(21)Application number : 06-035126 (71)Applicant : FUJI ELECTRIC CO LTD

(72)Inventor: SHIMABUKURO HIROSHI HIRABAYASHI ATSUO


(54) MANUFACTURE OF COMPOSITE ELEMENT AND LAMINATION SUBSTRATE

(57)Abstract:

(22)Date of filing:

PURPOSE: To acquire a composite element wherein a power element of high breakdown strength and an element of fast operation are formed on the same substrate by making a thickness of an insulation film irregular by thickening a part wherein an application voltage of an insulation film rises between a semiconductor substrate and a supporting substrate wherein a high breakdown strength element is formed.

CONSTITUTION: Impurities are selectively introduced from a surface to an SOI substrate 1 whose conductivity type is n-type, a diode structure is formed by providing a p+-anode region 22 and an n+-cathode region 23 having an n--layer 21 therebetween and a field oxide film 24, an anode electrode 25 and a cathode electrode 26 are arranged on a surface like usual. Furthermore, an oxide film 2 is made thick below the p+-region 22. Thereby, breakdown strength is improved. For example, even if t=1 μ m, element withstand voltage attains 400V by making T=4 μ m. According to this constitution, not only a diode but also a power element such as IGBT and a logic circuit can be manufactured in the same process simultaneously.



LEGAL STATUS

[Date of request for examination] 22.04.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

 [Patent number]
 3298291

 [Date of registration]
 19.04.2002

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19)日本国特許庁 (JP) (12) 公開特許公報(A) (11)特許出願公開番号

特開平7-245382

(43)公開日 平成7年(1995)9月19日

(51) Int.CL® 職別記号 H01L 27/12 21/02 B 21/20 8418-4M 29/861

南域的主义的政治是基础是是不是不是不是自己的重要的主义是是

泰尔沙亚州台疆南东州,东西王。

工作主义是此一个"数数数据"的扩展的

交升的表現分分別的資本的學術學的學術學

上表现的是一种的一个工作。 10.2000年1月1日 - 10.2000年1月 - 10.

公仓于10mm举书,李老公。2000 中部为此,但为于10mm公司2000

H01L 29/91

審査請求 未請求 請求項の数4 OL (全 6 頁)

LACE TAXABLE NAMES

特閥平6-35126

(22) 出願日 平成6年(1994)3月7日 2. 字片图像 WE 1. 表现 1. 6%

(71)出版人 000005234

富士電機株式会社

神奈川県川崎市川崎区田辺新田1番1号

類學用學家是認識學學多數言和於在完學了性理學的計

(72)発明者

神奈川県川崎市川崎区田辺新田1番1号

富士電機株式会社内

(72)発明者 平林 温夫

神奈川県川崎市川崎区田辺新田1番1号

富士電機株式会社内

(74)代理人 弁理士 山口 巖

(54) 【発明の名称】 複合素子および貼り合わせ基板の製造方法 化产生工艺、人名万里克 。第四分数章以此、八年二篇篇《集》

(57)【要約】至於土土等企業的主教自由於李本華文以上嚴

【目的】高耐圧素子と高速素子とを含む複合素子を1枚 のSOI貼り合わせ基板に形成可能にする。

【構成】SOI基板の支持基板との間の絶縁膜の厚さを 均一にしないで、高耐圧素子の下の高い電圧の印加され。 る絶縁膜の部分を厚くする。そのようなSOI貼り合わ せ基板は、支持用半導体基板の表面に凹部を加工し、そ の凹部を埋める酸化膜の表面に活性化水素を接触させて 水素基を結合し、素子用半導体基板表面の水酸基を結合 した酸化膜と重ね合わせ、熱処理して接着することによる り製造する。存储ない、企業では、対象が変化を対象がある。


企業工程一人共同學學機構是一人大同學學學學學科

と、実際第二年を開催しています。 ひにはた

D. 1985年第一日 1985年 1985年

三上公司数四公司。一公会是公公司社会的积累

2015年中国建立阿里山市国有国际的企业的企业,



处原障部。积大对方更超为 【特許請求の範囲】

【請求項1】同一支持基板と絶縁膜によって絶縁された 半導体基板に形成される高耐圧素子と高速素子とを含む ものにおいて、絶縁膜の厚さが均一でなく、高耐圧素子 の形成される半導体基板と支持基板との間の絶縁膜が印 加電圧が高くなる部分で厚くされたことを特徴とする複 合素子。

【請求項2】素子の形成される半導体基板と支持用半導体基板とからなる貼り合わせ基板の製造方法において、支持用半導体基板の一面上に加工により凹部を形成したのち、その凹部を埋める厚い部分を有する酸化膜によりこの面を覆い、その酸化膜と素子用半導体基板の一面を覆う酸化膜とを重ね合わせ、熱処理により接着することを特徴とする貼り合わせ基板の製造方法。

【請求項3】重ね合わせる前に、支持用半導体基板一面上の酸化膜の表面に水素基を結合させ、素子用半導体基板一面上の酸化膜の表面に水酸基を結合させる請求項2 記載の貼り合わせ基板の製造方法。

【請求項4】支持用半導体基板の一面上の酸化膜表面を ドライエッチングしたのち、光励起により活性化した水 素を接触させることにより、前記酸化膜の表面に水素基 を結合させる請求項3記載の貼り合わせ基板の製造方 法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、高耐圧素子と高速素子とからなる複合素子およびその複合素子に用いる貼り合わせ基板の製造方法に関する。

[0002]

【従来の技術】電力用半導体素子を制御回路あるいは駆動回路と同一半導体基体に複合するため、十分な電気絶縁性を有するSOI(Silicon on Insulatar) 基板を用いた誘電体分離構造が採用される。一般的なSOI基板として、シリコンウエーハを酸化膜を介して接着した貼り合わせ基板が知られている。このような貼り合わせ、基板は、高耐圧のIGBTなどにも用いられる。

【0003】図2 (a) ~ (c) は従来の貼り合わせ基板の製造方法を示し、シリコンウエーハ10の表面に、酸素あるいは水蒸気雰囲気中での熱処理により均一な熱酸化膜2を形成する〔同図 (a) 〕。熱酸化膜2の膜厚 40は、SOI基板の仕様に合わせて決定され、またその時の熱処理条件も、一般的な条件で差支えなく、効率的な条件でよい。熱酸化した後も十分に鏡面状態は保たれており、このままウエーハの鏡面同志を重ね合わせても密着性は高いが、例えば古川、新保、応用物理第60巻(1991)p. 790に記載されているように、洗浄活性化処理を行って重ね合わせた方が、ウエーへ表面に結合された水酸基(OH基)の働きにより、その後の熱処理による接着の均一性が良い。同図(b)に示したように重ね合わせた2枚のウェーハ10を、電気炉にて熱 50

ACCURATION OF THE PARTY OF THE

The Same of Marine

処理する。温度は2,0,0~9,00℃、時間は1時間から 10時間で、雰囲気は特に重要な因子ではない。シリコ ンとシリコン酸化膜の熱膨張係数が異なる点を考慮する と、比較的低温で処理した方が良いが、熱処理後に未接 合部分であるボイドの発生がない事や、接着面が十分な 強度を有しているかなど考慮しなければならない。この ような手法による貼り合わせでは、貼り合わせ面が鏡面 であること、表面を活性化処理することが、均一で広い 面積を接合するためのポイントである。そのあと、素子 を形成する側のシリコンウエーハ10を研磨し、素子を 形成するために必要な厚さをもったSOI基板1を形成 するが、その厚さは一般的には5~50μmであり、こ のように極薄であるため、一方のシリコンウエーハ10 は、支持基板として役立つ。[同図(c))。全体の厚さる は400~700μmであって、それ以後のLSI形成 工程に回される。素子形成工程での発塵を抑えるため。 に、SOI基板1の外周部はエッチングされ、支持基板 10よりも若干面積が小さくなる。

[0004]

【発明が解決しようとする課題】上記のような工程で作 られたSOI基板1は均一な厚さを持ち、支持基板10 とは均一な厚さの酸化膜2によって絶縁されている。し かし、同一基板に電力用半導体素子とロジック回路を形 成する場合、電力用素子は高耐圧で厚い半導体基体を必: 要とし、ロジック回路は高速動作を達成するためにでき るだけ薄い半導体基板が望ましいが、この双方の要求を 満足させることができない。貼り合わせの前に鏡面研磨 を行う関係から、そのような厚さの異なるSOI基板を 困難である。薄い半導体基板に髙耐圧素子を形成する方 策として横型半導体素子を採用することも考えられる。 しかし、その場合、図3に示す問題がある。図3は横型 ダイオードを示し、シリコン支持基板10と酸化膜2を 介して接着されたSOI基板1のm~層21の一方の側 にp+ アノード領域22、他方の側にn+ カゾード領域 23が形成され、フィールド酸化膜24に開けられた接続 触孔でアノード電極25、カソード電極26がそれぞれま 接触している。電源の土極をK端子を介してカンデ水電 極26に、一極をA端子を介してアノニド電極25に接続 続し、ダイオードに逆方向バイアスを印加する。点線で 示した等電位線27は、n-層21の表面部では、フネル ールド酸化膜24、アノード電極25、カソード電極2 6の最適化された耐圧設計により間隔を広げることがで きるが、等電位線27は支持基板10内には広がらない ので、酸化膜2の中では密となってしまう。結果、高速 素子のためのSOI基板と同様に薄い酸化膜2の上のS O I 基板に横型ダイオードを形成しても、酸化膜2の中 で電界強度が強くなるため、絶縁破壊が起こり、高い素 子耐圧が得られない。

【0005】本発明の目的は、上述の問題を解決し、高

耐圧の電力用素子と高速動作の素子とを同一基体上に形成した複合素子およびそれに用いることのできる貼り合わせ基板の製造方法を提供することにある。

[0006]

【課題を解決するための手段】上記の目的を達成するた。 めに、請求項1に記載の本発明は、同一支持基板と絶縁 膜によって絶縁された半導体基板に形成される半導体基 板に形成される高耐圧素子と高速素子とを含む複合素子 において、絶縁膜の厚さが均一でなく、高耐圧素子の形 成される半導体基板と支持基板との間の絶縁膜の印加電 10 圧が高くなる部分で厚くされたものとする。そのような 複合素子に用いられることのできる。素子の形成される。 半導体基板と支持用半導体基板とからなる貼り合わせ基 板の、請求項2に記載の本発明の製造方法は、支持用半 導体基板の一面上に加工により凹部を形成したのち、そ の凹部を埋める厚い部分を有する酸化膜によりこの面を 覆い、その酸化膜と素子用半導体基板の一面を覆う酸化 膜とを重ね合わせ、熱処理により接着するものとする。 重ね合わせる前に、支持用半導体基板一面上の酸化膜の 表面に水素基を結合させ、素子用半導体基板一面上の酸 20 化膜の表面に水酸基を結合させることが有効である。支 持用半導体基板の一面上の酸化膜表面をドライエッチン グしたのち、光励起により活性化した水素を接触させる ことにより、前記酸化膜の表面に水素基を結合させるの が良い方法である。おおおおおうのでは、これでは、ここ

【作用】支持基板との間の絶縁膜への印加電圧が高くなる高耐圧素子の部分は絶縁膜の厚さを厚くすることにより電界強度が緩和されるため、同一支持基板上の半導体基板に高耐圧素子を複合させることができる。このような絶縁膜の厚い部分は、支持基板の表面を加工して凹部を形成することにより作らねばならず、加工された面がかなり荒れてしまうため、その面に水素基を結合させると、この水素基と酸素基のある支持基板の表面の酸化膜は、従来技術のように水酸基の結合した素子用半導体基板の表面の酸化膜と熱処理により良好に接着する。

[0008]

【実施例】図1は、SOI基板に形成された本発明の一実施例の横型ダイオードを示し、図2、図3と共通の部分には同一の符号が付されている。導電形が n 形の SOI基板1に、表面から選択的に不純物を導入して n 層 21をはさむ p + アノード領域22、n + カソード領域23を設けでダイオード構造を作り、表面上にフィールド酸化膜24、アノード電極25、カソード電極26を配置することは図3のダイオードと同様であるが、 p + 領域22の下で酸化膜2が厚くされている。これにより耐圧が向上することを図4に示したデータから示す。このデータは、図1と同様の構造の図5のダイオードにおいて、厚さt05μmのSOI基板の下の酸化膜2の薄

い部分の厚さたが1μm、2μm、3μmのもので、厚い部分の厚さてを変えた場合の素子耐圧である。酸化膜2の厚さたを厚くすれば素子耐圧は上昇しているが、素子作成工程の熱履歴で基板の歪みが発生しやすくなり、同一半導体基体に微細な論理回路は形成できない。しかし、例えばt=1μmでもT=4μmにすることにより、素子耐圧は400Vに達し、このような構造にすることにより、ダイオードに限らずIGBTなどの電力用素子と論理回路を同一工程で同時に製造することができる。

【0009】次に、請求項2に記載の本発明のこのように な電力用素子を形成できる貼り合わせ基板製造の実施例 を図面を引用して説明する。図6(a)~(e)に示す 製造工程では、図2 (a) と同様にシリコンウエーハ18 0を熱酸化し、酸化膜2を形成する [同図 (a)] 。 次 にそのようなウエーハの少なくとも1枚の表面にレジス ト3のパターンを形成し、酸化膜およびシリコンをエット チングして溝4を形成する。[同図 6。(b)] ここの溝 、 は、前述の横型ダイオードにおけるように、高い電圧の 印加されるようになる酸化膜2の部分に形成する。次り で、レジスト3を除去し、洗浄してから、熱CVD法に よる酸化膜2を、溝4が十分に埋まるまで堆積後、ドラ イエッチングで平坦化する [同図 6 (c)] **ドライエ ッチングの終点の検出は、時間で管理する方法であるい。 はCVD膜2を形成する前にエッチング速度の異なる熱 窒化膜を所期の厚さに形成してストッパとする方法など がある。この段階でエッチングむらが無いように細心の 注意が必要であるが、これまでの工程は、すでに開発さ れているLSIプロセス技術で対応可能なものである。 【0010】次に貼り合わせ前の洗浄処理の工程に移った。 る。従来方法の場合は、液中での洗浄処理中に、酸化膜 表面のSi-O-Si結合が切れ、Si-OH結合で検 端された表面になる。洗浄法としてもいろいろと検討され れているが、本質的には水酸(O-H)基で置換すれば、 よく、一般的な塩酸過水(塩酸と過酸化水素の混合液) とアンモニア過水 (アンモニアと過酸化水素の混合液) による洗浄で十分であった。しかしながら、図6章(c) に示す片方が加工された面の場合、広い面にわたってボ イド (未接合部) のない貼り合わせ基板を作ることは困 難であった。そこで、加工を行ったウェーハについて は、塩酸過水洗浄の後に、光励起したH2:雰囲気中で 数分間処理する工程を付加した。同処理後は、すみやか に図6 (a) の工程のみを経て未加工のウエーハ1 0~と 密着させ、貼り合わせ熱処理を行う [同図』(d)]。熱 処理は、比較的低温。(2.0.0 ~ 4.00℃)。で1~2時間 と、比較的高温 (7.00~900℃) で2~4時間の2 段階処理を行う方が望ましい。

【0011】このようにして貼り合わせた図.6。(d) に 示すウエーへを、赤外線の透過強度差を利用した方法で ボイドの発生状況を調べた結果、未加工同志を貼り合わ。

せた場合と遜色のない良好なものであることが確認され た。最終的には、従来通りSOI基板1の研磨、仕上げ を行い、絶縁膜2の厚さが部分的に異なる貼り合わせ5 O I 基板が得られた (図6 (e))

【0012】ここまでに至る経過について説明する。当 初、貼り合わせがうまくいかないのは、一般的に考えら れるように、溝4の加工を加えた表面はかなり荒れてし まい、密着性が悪くなったためと考え、機械研磨を試み、 た。シリコン酸化膜2つまりガラスの研磨はかなり高度 な技術を要し、歩留まり、コスト面から実用的でないこ 10 とが分かった。

【0013】さまざまな試行錯誤のうち、平坦化やレジ スト・アッシングなどのドライブロセス工程により不良 が発生すること、これら工程により形成されたダメージ 層を希ふっ酸で除去しても改善されないこと、また、鏡 面の熱酸化膜でも希ふっ酸によるエッチングで面の凹凸 が顕著になり、ボイドが発生しやすくなることなどが分 かった。一方で、上記加工を経たウエーバでも、相手側 が鏡面のシリコン面であれば、ボイドの発生が無いこと も分かった。これには、これできない。

【0014】このような実験事実から、極端な平坦性が 必ずしも必要ではなく、境界面の反応を高めることで、 良好な貼り合わせウエーハを形成できることが分かっ た。本発明による貼り合わせ方法の要点を、図を用いて 説明する。まず、ドライエッチングによる平坦化工程 は、通常、グロープラズマ放電や、ECRプラズマによ り行われる。その際、図7に示すように酸化膜2との境 界層にシース31と呼ばれる強電界層が形成され、同空 間により加速された正イオン32の働きで、酸化膜2の 表面にダメージ層5を形成する。このダメージ層5は、 極めて薄いが、アンモニア過水洗浄後の表面荒れ状態 が、ドライプロセス工程を経ないものと比較して、明ら かに異なることからその存在を確認できる。このダメー ジ層 5 は、準安定状態のガラス層と考えられ、通常より Si一〇一Si結合は弱いと考えられる。

【0015】前述のように加工されたウエーハ10に は、塩酸過水洗浄のみを行い、光励起による水素ラジカ ル処理を行う。この処理は、真空チャンバ内にウエーバ を設置し、H2 ガスを10~500Paの圧力に調整し ながら紫外線ランプを照射し、5~10分程度保持す る。紫外線照射によりH2 ガスが活性化し、図8に示す ようにさまざまな種類の活性な水素基33が発生する。 この水素基33は、ダメージ層5の表面の不安定なSil -O-Si結合を切り、酸化膜2の表面上にSi-H結 合を多く形成して行く。先程のドライブロセスと異なった。 り、ガスの電離がないため、ダメージを受けることなく 反応がゆるやかに進む。通常のグロープラズマ放電やE CRプラズマ装置を改造し、ウエーハに中性のラジカル のみが到達するようにしても同様な効果がある。

【0016】相手側のウェーハの密着は、Si-H結合 50

が空気中の水分と反応じないうちに行い、熱処理工程に 入る。図9に示すように、まず低温では、SiliniOと水 酸基の反応でSi一〇一Si結合ができ、接着が進む。 発生した水分は一時、酸化膜2中に蓄えられる。次に高 温処理に移行する。ここでは、水分が拡散して抜ける。 が、その際、ダメージ層5の回復、流動性を助け、また Si-H結合部へ酸素を供給する。このような働きによ りボイド部分が埋められ、良好な貼り合わせ基板を得る ことができる。

6∜

【0017】この技術を応用すれば、鏡面加工が困難で あったSi C基板や石英ガラスにも、同様に広い面積に 渡って良好な貼り合わせが可能である。以上の実施例で は、酸化膜が一部分厚い貼り合わせ基板の製造方法とじ て、エッチングによるシリコン基板の加工とCVDによ る酸化膜の埋め込みによる方法を示したが、応用する素 子の仕様に合わせて、LOCOS技術、増速酸化を用いる て製造コストを低減することも可能である。質学学

【発明の効果】請求項1の本発明によれば、支持基板と 貼り合わせたSOI基板に高耐圧素子を含む複合素子を 形成する場合に中間の絶縁膜を高い電圧の印加される部 分のみ厚くすることにより、高速素子を含む制御回路など どの論理回路と同一基板に複合することが可能となった。 た。請求項2の本発明によれば、このような複合素子に 用いることのできるSOI貼り合わせ基板の製造に、厚 い酸化膜を設ける凹部を加工した支持用半導体基板上の 酸化膜の活性化に水素基を用いることにより、ボイドの 発生を抑えた貼り合わせが可能となり、製造歩留まりの 向上、低コスト化が可能となった。

【図面の簡単な説明】

【図1】請求項1の本発明の一実施例の複合素子のうち のダイオード部分の断面図

【図2】従来のSOI貼り合わせ基板の製造工程を

- (a) ~ (c) の順に示す断面図 本文 (正式競技調学)
- 【図3】従来の複合素子のダイオード部分の断面図

【図4】SOI基板の酸化膜の厚さをパラメータとした ダイオード素子耐圧と厚い酸化膜部分の厚さどの関係線

【図5】図4のデータを得るためのダイオードの断面図

【図6】請求項2の本発明の一実施例の製造工程を製造

(a) ないし(e)の順に示す断面図 (a)

【図7】請求項2の本発明の一実施例のドライブロセス 工程の説明のための断面図

【図8】請求項2の本発明の一実施例の水素処理工程の 説明のための断面図

【図9】請求項2の本発明の一実施例の熱処理工程の説 明のための断面図 【符号の説明】

1- SOI基板 2000年1



